M.Sc. Vin Loong Choo
Weitere Informationen
- TU Dortmund
2013 - 2016, Bachelor of Science (B. Sc.), Elektro- und Informationstechnik - TU Dortmund
2016 - 2018, Master of Science (M. Sc.), Elektro- und Informationstechnik - TU Dortmund - Lehrstuhl für Energiewandlung (EWA)
Seit 2019, Wissenschaftlicher Mitarbeiter
- Charakterisierung von Leistungshalbleitern (Reverse Recovery Charge der Body-Diode und Gate Charge von integrierten Transistoren charakterisieren, Messtechnik, Optimierung des Messverfahrens, Entwicklung von neuen Teststrukturen für verbesserte Messungen)
- Leistungselektronik (schnellschaltende Systeme mit SiC MOSFETs)
- Aktive Gate-Treiber für SiC MOSFETs
- Thema: Gate-Treiber für SiC MOSFETs
- Projekt: HiEFFICIENT
- Übungsleiter: Entwurf und Modellierung leistungselektronischer Systeme
- Übungsgruppenleiter: Moderne Leistungshalbleiter
-
Yessenia Wellerdick Castellon
Modellierung und Optimierung eines LDMOS-Prozesses und dessen Schalterhalten mittels Synopsys TCAD Sentaurus
Masterarbeit, September 2019 -
Niklas Burkhardt
Auslegung und Inbetriebnahme eines isolierten Gate-Treibers mit variablem Gate-Vorwiderstand
Bachelorarbeit, Juli 2022 -
Marius Löser
Simulation und Charakterisierung des EMI-Verhaltens einer Boost-Converter Schaltung mit SiC-MOSFETs
Bachelorarbeit, Juni 2023 -
Moritz Wyludda
Auslegung und Inbetriebnahme einer PCB integrierten Rogowski Spule für Wide-Bandgap Halbleiter
Bachelorarbeit, Juni 2023
Publikationen
Choo, V.L.; Pfost, M.: Reverse Recovery and Carrier Lifetime in Body Diodes of LDMOS Transistors, ISPSD2021- The 33rd International Symposium on Power Semiconductor Devices and ICs, Nagoya, JPN, 05.2021, DOI: 10.23919/ISPSD50666.2021.9452223
Choo, V.L.; Pfost, M.: A Variable Gate Resistance SiC MOSFET Driver Network to Mitigate Overshoot and Parasitic Ringing, International Exhibition and Conference for Power Electronics, Intelligent Motion, Renewable Energy and Energy Management (PCIM Europe 2023), Nürnberg, Germany, 05.2023, DOI: 10.30420/566091153